功率 MOSFET 是电压型驱动器件，没有少数载流子的存贮效应，输入阻抗高，因而开关速度可以很高、驱动功率小、电路简单。但功率 MOSFET 极间电容较大，输入电容 CISS、输出电容 COSS 与反馈电容 CRSS 与极间电容的关系可表述为：功率 MOSFET 栅极输入端相当于一个容性网络，其工作速度与驱动源内阻抗有关。
因 CISS 存在，静态时栅极驱动电流几乎为零，但开通与关断动态过程中仍需一定驱动电流。假定开关管饱和导通需栅极电压 UGS，开通时间 ton 含开通延迟时间 TD 与上升时间 TR。关断过程中，CISS 经 ROFF 放电、COSS 由负载充电；COSS 较大时 UDS 上升较慢，随 UDS 升高 COSS 迅速减小至接近零时 UDS 再迅速上升。
根据上述特性，功率 MOSFET 驱动通常要求：①触发脉冲具有足够快的上升与下降速度；②开通时以低电阻为栅极电容充电、关断时为栅极提供低电阻放电回路，以提高开关速度；③触发脉冲电压应高于管子开启电压以保证可靠触发；为防止误导通，截止时应提供负栅源电压；④开关所需驱动电流为栅极电容的充放电电流，极间电容越大所需电流越大、即带负载能力越大。
1. 不隔离的互补驱动电路
图1-7(a) 为常用小功率驱动电路，简单可靠、成本低，适用于不要求隔离的小功率开关设备；图1-7(b) 驱动电路开关速度快、驱动能力强，为防止两个 MOSFET 直通，通常串接一个 0.5～1 Ω 小电阻限流，适用于不要求隔离的中功率开关设备。这两种电路结构简单。
图1-7 常用的不隔离的互补驱动电路
功率 MOSFET 属电压型控制器件，栅、源间电压超过阈值即导通。因 MOSFET 存在结电容，关断时漏源两端电压突升会通过结电容在栅源两端产生干扰电压。常用互补驱动电路关断回路阻抗小、关断速度快，但不能提供负压、抗干扰性较差。为提高抗干扰性，可在此基础上增加一级由 VT1、VT2、R 组成的电路产生负压，原理如图1-8 所示。
图1-8 提供负压的互补电路
当 VT1 导通、VT2 关断时，两个 MOSFET 中的上管栅、源极放电、下管栅、源极充电，即上管关断、下管导通，被驱动的功率管关断；反之 VT1 关断、VT2 导通，上管导通、下管关断，被驱动管子导通。由于上下两管栅源极通过不同回路充放电（含 VT2 的回路中 VT2 会不断退出饱和直至关断），对 S1 而言导通比关断慢、对 S2 而言导通比关断快，故两管发热程度不一样，S1 比 S2 发热严重。该电路缺点是需双电源，且 R 取值不能过大否则使 VT1 深度饱和、影响关断速度，R 上有一定损耗。
2. 隔离的驱动电路
（1）正激式驱动电路。原理如图1-9(a) 所示，N3 为去磁绕组、S2 为被驱动功率管，R2 为防止栅源端电压振荡的阻尼电阻。因不要求漏感较小且从速度考虑 R2 较小，分析中忽略不计。等效电路如图1-9(b) 所示，二次侧并联电阻 R1 作为正激变换器假负载，用于消除关断期间输出电压振荡而误导通，同时作为功率 MOSFET 关断时能量泄放回路。导通速度主要与被驱动 S2 栅源等效输入电容、S1 驱动信号速度及 S1 所能提供的电流有关。仿真分析表明，占空比 D 越小、R1 越大、L 越大，磁化电流越小、U1 值越小、关断速度越慢。该电路优点是：①结构简单可靠、实现隔离驱动；②仅需单电源即可提供导通时正压、关断时负压；③占空比固定时经合理参数设计也有较快开关速度。缺点是：①隔离变压器二次侧需假负载防振荡、电路损耗较大；②占空比变化时关断速度变化较大，脉宽较窄时贮存能量减少导致栅极关断速度变慢。
图1-9 正激驱动电路
（2）有隔离变压器的互补驱动电路。如图1-10 所示，VT1、VT2 互补工作，电容 C 起隔离直流作用，T1 为高频、高磁导率磁环或磁罐。
图1-10 有隔离变压器的互补驱动电路
导通时隔离变压器上电压为 (1-D)Ui、关断时为 DUi，若主功率管 S 可靠导通电压为 12 V，则隔离变压器一、二次侧匝比 N1/N2=12/[(1-D)Ui]。为保证导通期间 G、S 间电压稳定，C 值可稍取大些。该电路优点：①结构简单可靠、有电气隔离作用，脉宽变化时驱动关断能力不随其变化；②只需单电源，隔直电容 C 可在关断被驱动管时提供负压、加速功率管关断，抗干扰能力较高。缺点是输出电压幅值随占空比变化而变化：D 较小时负向电压小、抗干扰性变差，且正向电压较高，应注意使其幅值不超过 MOSFET 栅极允许电压；D 大于 0.5 时正向电压小于负向电压，此时应注意负电压值不超过栅极允许电压。故该电路较适用于占空比固定或变化范围不大、且占空比小于 0.5 的场合。
（3）集成芯片 UC3724/3725 构成的驱动电路。如图1-11 所示，UC3724 用于产生高频载波信号，载波频率由电容 CT 与电阻 RT 决定（一般小于 600 kHz）。4、6 脚两端产生高频调制波，经高频小磁环变压器隔离后送到 UC3725 的 7、8 脚，经调制后得到驱动信号；UC3725 内部肖特基整流桥同时将 7、8 脚高频调制波整流成直流电压供驱动所需功率。载波频率越高驱动延时越小，但太高抗干扰性变差；隔离变压器磁化电感越大磁化电流越小、UC3724 发热越少，但太大使匝数增多、寄生参数影响变大。实验数据表明，对开关频率小于 100 kHz 的信号一般取 400～500 kHz 载波频率较好，变压器选 5K、7K 等高频环形磁芯，一次侧磁化电感约小于 1 mH 为好。该电路仅适合信号频率小于 100 kHz 的场合，因信号频率相对载波太高会延时太多、驱动功率增大。对于功率约 1 kVA、开关频率小于 100 kHz 的场合，它是良好驱动电路，具有单电源工作、控制信号与驱动隔离、结构简单尺寸较小等特点，尤其适用于占空比变化不确定或信号频率变化的场合。
图1-11 集成芯片 UC3724/UC3725 构成的驱动电路