在功率半导体器件中，MOSFET 以高速、低开关损耗、低驱动损耗在各种功率变换（特别是高频功率变换）中起重要作用。低压领域 MOSFET 没有竞争对手，但随 MOS 耐压提高，导通电阻以 2.4～2.6 次方增长，使制造者与应用者不得不以数十倍幅度降低额定电流，以折中额定电流、导通电阻与成本之间的矛盾。即便如此，高压 MOSFET 在额定结温下的导通电阻产生的导通压降仍居高不下：耐压 500 V 以上的 MOSFET 在额定结温、额定电流下导通电压很高，耐压 800 V 以上导通电压高得惊人，导通损耗占 MOSFET 总损耗的 2/3～4/5，使应用受到极大限制。
（1）不同耐压 MOSFET 的导通电阻分布。不同耐压 MOSFET 的导通电阻各部分比例不同，如耐压 30 V 时外延层电阻仅为总导通电阻的 29%，耐压 600 V 时外延层电阻则为总导通电阻的 96.5%。可推断耐压 800 V 时导通电阻几乎被外延层电阻占据。为获高阻断电压，必须采用高电阻率外延层并增厚，这是常规高压 MOSFET 结构导致高导通电阻的根本原因。
（2）降低高压 MOSFET 导通电阻的思路。增加管芯面积虽能降低导通电阻，但成本大幅提高是商业品所不允许的；引入少数载流子导电虽能降低导通压降，但付出开关速度降低、出现拖尾电流、开关损耗增加的代价，失去 MOSFET 高速优点。以上两种办法均不能有效地降低高压 MOSFET 导通电阻，所剩思路是如何将阻断高电压的低掺杂、高电阻率区域与导电通道的高掺杂、低电阻率分开解决。导通时低掺杂高耐压外延层对导通电阻只起增大作用、别无用途，因此可考虑将导电通道用高掺杂低电阻率实现，而在 MOSFET 关断时设法使这一通道以某种方式夹断，使整个器件耐压仅取决于低掺杂的 N⁻ 外延层。基于这一思想，1988 年英飞凌推出内建横向电场、耐压 600 V 的 COOLMOS，使想法得以实现。内建横向电场高压 MOSFET 的剖面结构及高阻断电压、低导通电阻示意图如图1-5 所示。
图1-5 内建横向电场的 MOSFET 剖面：垂直 N 区被夹断和导通
与常规 MOSFET 结构不同，内建横向电场的 MOSFET 嵌入垂直 P 区，将垂直导电区域的 N 区夹在中间，使 MOSFET 关断时垂直的 P 与 N 之间建立横向电场，且垂直导电区域 N 的掺杂浓度高于其外延区 N⁻ 的掺杂浓度。
当 UGS<UTH 时，被电场反型产生的 N 型导电沟道不能形成，D、S 间加正电压使内部 PN 结反偏形成耗尽层、并将垂直导电的 N 区耗尽，该耗尽层具有纵向高阻断电压（见图1-5(b)），此时器件耐压取决于 P 与 N⁻ 的耐压，故 N⁻ 的低掺杂、高电阻率是必须的。当 UGS>UTH 时被电场反型的 N 型导电沟道形成，源极电子经导电沟道进入被耗尽的垂直 N 区中和正电荷、恢复其 N 型特性，导电沟道形成；因垂直 N 区具较低电阻率，导通电阻较常规 MOSFET 明显降低。
通过分析可见，阻断电压与导通电阻分别在不同的功能区域实现，将二者功能分开解决了阻断电压与导通电阻的矛盾，同时将阻断表面 PN 结转化为掩埋 PN 结，在相同 N⁻ 掺杂浓度下阻断电压还可进一步提高。