上拉电阻是指将某点电位采用电阻与电源 VDD 相连的电阻；下拉电阻是指在某点电位用电阻与地相连的电阻。

1、当 TTL 电路驱动 CMOS 电路时，如果 TTL 电路输出的高电平低于 CMOS 电路的最低高电平（一般为 3.5 V），这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。2、OC 门电路必须加上拉电阻，以提高输出的高电平值。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在 CMOS 芯片上为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻降低输入阻抗、提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限、增强抗干扰能力。6、提高总线的抗电磁干扰能力，管脚悬空比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻使电阻匹配，有效抑制反射波干扰。

上拉电阻阻值的选择原则包括：1、从节约功耗及芯片的灌电流能力考虑应当足够大（电阻大，电流小）；2、从确保足够的驱动电流考虑应当足够小（电阻小，电流大）；3、对于高速电路，过大的上拉电阻可能使边沿变平缓。综合考虑以上三点，通常在 1 kΩ 到 10 kΩ 之间选取。对下拉电阻也有类似的道理。

对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1、驱动能力与功耗的平衡，一般地说上拉电阻越小驱动能力越强、但功耗越大，设计时应注意两者之间的均衡。2、下级电路的驱动需求，当输出高电平时开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3、高低电平的设定，不同电路的高低电平门槛会不同，电阻应适当设定以确保能输出正确的电平。4、频率特性，上拉电阻和开关管漏源级之间的电容及下级电路之间的输入电容会形成 RC 延迟，电阻越大延迟越大，上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定原则和上拉电阻一样。

OC 门输出高电平是一个高阻态，其上拉电流要由上拉电阻提供。设输入端每端口不大于 100 μA、输出口驱动电流约 500 μA，标准工作电压 5 V、输入口高低电平门限为 0.8 V（低电平）与 2 V（高电平）。选上拉电阻时：500 μA×8.4 kΩ=4.2 V，即选大于 8.4 kΩ 时输出端能下拉至 0.8 V 以下，此为最小阻值、再小就拉不下来了。当输出高电平时，忽略管子的漏电流，两输入口需 200 μA，200 μA×15 kΩ=3 V，即上拉电阻压降为 3 V、输出口可达到 2 V，此阻值为最大阻值、再大就拉不到 2 V 了，选 10 kΩ 可用。

在数字电路中不用的输入脚都要接固定电平，通过 1 kΩ 电阻接高电平或接地。电阻的作用：接电阻就是为了防止输入端悬空、减弱外部电流对芯片产生的干扰、保护 CMOS 内的保护二极管（一般电流不大于 10 mA），起上拉和下拉、限流作用：1、改变电平的电位，常用在 TTL-CMOS 匹配；2、在引脚悬空时有确定的状态；3、增加高电平输出时的驱动能力；4、为 OC 门提供电流。

上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用，下拉同理；上拉是对器件注入电流，下拉是输出电流。弱强只是上拉电阻的阻值不同，没有什么严格区分。对于非集电极（或漏极）开路输出型电路（如普通门电路），提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路提供输出电流通道。

一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被触发的状态或触发后回到原状态，必须在 IC 外部另接一个电阻。数字电路有三种状态：高电平、低电平和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定。