针对电子战中雷达对高抗干扰性和高分辨率的需求，设计了具有大带宽、高频率的宽带雷达信号源。以FPGA为核心，采用面积换速度的思想在FPGA中设计多个信号生成单元，产生多路参数相关的信号，经多路并串转换合成一路高频信号，配合采样率高达2.85GS/s的高速D/A芯片AD9129进行数模转换，完成宽带信号源设计。实测输出频率范围DC～1000MHz，满足雷达应用需求。

传统DDS受器件时钟影响输出频率上限较低；本设计用FPGA片上资源生成8个信号生成单元、每单元工作于350MHz，经OSERDES并串转换合成为2路700MHz差分信号，AD9129在700MHz数据时钟下以DDR模式从P0_D、P1_D两端口采集后合成为一路模拟信号。信号生成单元由指令控制模块与波形生成模块构成，8路单元调频斜率均相等（为8k），初始频率fi=k×i+f0，初始相位按公式配置，用于拼接脉宽τ、带宽B、重复周期T的宽带线性调频（WLFM）信号。DAC选用AD9129（14位量化、双端口DDR、最大2.85GS/s）；上位机软件在Qt Creator下通过网口配置FPGA参数。经MATLAB仿真验证8路合成信号与直接WLFM公式所得一致；实测起始150MHz、终止1050MHz时信号频谱约1GHz、带内平坦度约3dB，输出范围DC～1400MHz，达到设计指标。