电路为采用异步十进制计数器 FJJ141 或 7490A 构成的加法电路，各级均由译码电路传递数据。为此采用输出端 A、D，因为只有在 9 个脉冲之后它们才处于高电平状态。每当 10 个脉冲到达时，将经过两个相互连接的门电路（门 1 和 2，或门 1 与一相应“与非”门电路）传递给下一级预置端进位信号，以实现十进制计数。